Die Umstellung auf die 90 nm Technik zog etliche Änderungen im Detail nach sich. "low k CDO" und "Strained Silicon" sind hier zwei Stichworte, die wir kurz beleuchten möchten. Im CPU-Kern befinden sich oberhalb der Transistoren die diese verbindenden Kupferschichten (ihre Zahl stieg beim Prescott auf 7 an, der Northwood besitzt lediglich 6), die untereinander isoliert werden müssen. "low k CDO" ist der Isolator zwischen diesen Metallschichten, der die einzelnen Lagen besser gegeneinander abschirmt als bisherige Techniken (z.B. Low K SIOF) und dadurch geeigneter für den 90 nm Fertigungsprozess mit seiner höhren Transistorendichte ist sowie schnellere Schaltzeiten ermöglicht.
Während "low k CDO" den Elektronenfluss zwischen den Transistoren optimieren soll, beschleunigt "Strained Silicon" denselben innerhalb der Transistoren. Am 8. Juni 2001 kündigte IBM
erstmals diese Technologie an, durch die das Silizium gestreckt wird, die Atome quasi weiter auseinandergezogen werden. Grundlage des "Strained Silicon" ist es, die natürliche Tendenz der Atome auszunutzen, sich entsprechend zu anderen Atomen anzuordnen. Wenn man nun eine Schicht Silizium-Atome auf einem Substart aufträgt, dessen eigene Atome weiter auseinander liegen, dann strecken sich die Silizium-Atome entsprechend der Anordnung der Atome des Substrats. Da die Atome des Siliziums nun weiter auseinander liegen, bieten sie weniger Widerstand und ermöglichen einen beschleunigten Elektonenfluss. IBM ging 2001 von einer Beschleunigung der Elektronen um 70 Prozent aus und erhoffte sich dadurch eine Beschleunigung der Chips um 35 Prozent.
Intel geht einen etwas anderen Weg als IBM (das oben genannte Prinzip bleibt jedoch das gleiche) und erwartet "nur" schnellere Transistorschaltzeiten von 10 bis 25 Prozent, dafür setzt man beim Prescott "Strained Silicon" zum ersten Mal in der Massenfertigung ein - bei geschätzen Mehrkosten von lediglich 2 Prozent. Zu Erwähnen bleibt zudem der Umstieg von Cobalt-Silizium auf Nickel-Silizium im Gate-Cap, der für einen schnelleren Spannungsaufbau sorgen soll.
Allerdings hat sich nicht nur die Fertigungstechnik und die Cache-Größe geändert, viele Veränderungen stecken im Detail und sind Reaktionen auf die in der Praxis festgestellten Performance-Schwächen der Northwood-Generation. So wurde die NetBurst Microarchitektur des Prescott weiter enwickelt, die SSE3-Einheit im Vergleich zum SSE2-Vorgänger um 13 neue Befehle erweitert und die HyperThreading-Technologie verbessert. Weiterhin verspricht Intel "Next Level of Thermal Protection", also von einem verbesserten Schutz der CPU und des Computers vor Überhitzung.
|
